요약
[지디넷코리아]글로벌 1위 반도체 설계 자산(EDA) 기업 시높시스가 삼성전자 2nm(나노미터, 10억분의 1m) 공정을 적용해 칩 면적을 20% 이상 줄이는 데 성공했다. 회사는 메모리 반도체 중심의 기존 한국 시장 비즈니스를 삼성 파운드리 선단 공정 생태계와 국내 주요 인공지능(AI) 반도체 기업 전반으로 확대할 계획이다.시높시스는 8일 서울 강남구 그랜드 인터컨티넨탈 파르나스에서 개막한 ‘시높시스 컨버지 코리아 2026’에서 이 같은 기술 협력 성과와 향…
본문
1 (EDA) 2nm(, 10 1m) 20% . (AI) . 8 2026 . (CDO) ' 2026' .(=) (CDO) ' ' '· (DTCO)' . SF2P(2) (NPU) (Die) 22% . NPU . DTCO , 1 EDA 2 . ' (Multiphysics)' 3D-IC . 7 (Ansys) ' ' . CDO " 3D-I…